サイト内検索

詳細検索

ヘルプ

セーフサーチについて

性的・暴力的に過激な表現が含まれる作品の表示を調整できる機能です。
ご利用当初は「セーフサーチ」が「ON」に設定されており、性的・暴力的に過激な表現が含まれる作品の表示が制限されています。
全ての作品を表示するためには「OFF」にしてご覧ください。
※セーフサーチを「OFF」にすると、アダルト認証ページで「はい」を選択した状態になります。
※セーフサーチを「OFF」から「ON」に戻すと、次ページの表示もしくはページ更新後に認証が入ります。

送料無料 日付更新(2017年7月)

1,000円以上の注文で3%OFFクーポン(0922-28)

目次

  • 第1章 ハードウエアを記述するということ
    • 1.1 ディジタルシステム設計のフロー
    • 1.2 ハードウエア記述言語を使うメリット
    • 1.3 歴史的なHDLの記述スタイル
    • 1.4 ハンドシェイクの記述
    • 1.5 静的オートマトン記述
    • 1.6 高レベル自動設計
    • 1.7 C言語によるシステム開発と設計
    • 参考文献
  • 第2章 Verilog HDLの基本
    • 2.1 Verilog HDLはどのような言語か
    • 2.2 組合せ回路と順序回路
    • 2.3 レジスタ転送レベルの動作記述
    • 2.4 シミュレーション
    • 参考文献
  • 第3章 命令解釈実行サイクルの記述
    • 3.1 命令の解釈実行
    • 3.2 CISCとRISC
    • 3.3 結線論理制御
    • 3.4 マイクロプログラム制御
    • 3.5 順序回路によるマイクロコードの生成HM2
    • 参考文献
  • 第4章 パイプライン化
    • 4.1 時間並列とスループット
    • 4.2 予約表とスケジューリング
    • 4.3 命令解釈実行サイクルのパイプライン化
    • 4.4 データ依存関係とハザード
    • 参考文献
  • 第5章 スーパースカラ
    • 5.1 空間並列の基本構成
    • 5.2 命令の発行
    • 5.3 インターロック
    • 参考文献
  • 第6章 設計検証
    • 6.1 命題と述語
    • 6.2 部分正当性と停止性
    • 6.3 帰納的アサーション法
    • 6.4 停止性の証明
    • 参考文献
  • 付録
    • A.1 Verilog HDLの規約
    • A.2 ゲートレベルの構造記述
    • A.3 シミュレーションについて
    • A.4 記述例
    • 参考文献

電子工学・半導体 ランキング

電子工学・半導体のランキングをご紹介します一覧を見る

前へ戻る

次に進む