サイト内検索

詳細検索

ヘルプ

セーフサーチについて

性的・暴力的に過激な表現が含まれる作品の表示を調整できる機能です。
ご利用当初は「セーフサーチ」が「ON」に設定されており、性的・暴力的に過激な表現が含まれる作品の表示が制限されています。
全ての作品を表示するためには「OFF」にしてご覧ください。
※セーフサーチを「OFF」にすると、アダルト認証ページで「はい」を選択した状態になります。
※セーフサーチを「OFF」から「ON」に戻すと、次ページの表示もしくはページ更新後に認証が入ります。

送料無料 日付更新(2017年7月)

【ネットストア】インプレス ポイント最大10倍キャンペーン(~10/31)

目次

タウア・ニン最新VLSIの基礎 第2版

タウア・ニン最新VLSIの基礎 第2版

  • Yuan Taur(著)/ Tak H.Ning(著)/ 芝原 健太郎(監訳)/ 宮本 恭幸(監訳)/ 内田 建(監訳)
  • 1 序章
    • 1.1 VLSIデバイス技術における革新
    • 1.2 最近のVLSIデバイス
    • 1.3 本書の概要
  • 2 デバイス物理の基礎
    • 2.1 シリコン中の電子と正孔
    • 2.2 p−n接合
    • 2.3 MOSキャパシタ
    • 2.4 金属−シリコン接触
    • 2.5 高電界効果
  • 3 MOSFETデバイス
    • 3.1 長チャネルMOSFET
    • 3.2 短チャネルMOSFET
  • 4 CMOSデバイス設計
    • 4.1 MOSFETスケーリング
    • 4.2 しきい値電圧
    • 4.3 MOSFETのチャネル長
  • 5 CMOS性能因子
    • 5.1 CMOS基本回路
    • 5.2 寄生成分
    • 5.3 デバイスパラメータのCMOS遅延に対する影響度
    • 5.4 先端CMOSデバイスの性能因子
  • 6 バイポーラデバイス
    • 6.1 n−p−nトランジスタ
    • 6.2 理想電流−電圧特性
    • 6.3 典型的なn−p−nトランジスタの特性
    • 6.4 回路と過渡応答解析のためのバイポーラデバイスモデル
    • 6.5 降伏電圧
  • 7 バイポーラデバイス設計
    • 7.1 エミッタ領域の設計
    • 7.2 ベース領域の設計
    • 7.3 コレクタ領域の設計
    • 7.4 SiGeベースバイポーラトランジスタ
    • 7.5 現代のバイポーラトランジスタ構造
  • 8 バイポーラ性能因子
    • 8.1 バイポーラトランジスタの性能指標
    • 8.2 デジタルバイポーラ回路
    • 8.3 デジタル回路のためのバイポーラトランジスタ最適化
    • 8.4 ECL回路におけるバイポーラデバイスのスケーリング
    • 8.5 アナログ回路におけるバイポーラデバイスの最適化とスケーリング
    • 8.6 SiGeベースバイポーラトランジスタとGaAs HBTの比較
  • 9 メモリデバイス
    • 9.1 スタティックランダムアクセスメモリ
    • 9.2 ダイナミックランダムアクセスメモリ
    • 9.3 不揮発性メモリ
  • 10 SOIデバイス
    • 10.1 SOI CMOS
    • 10.2 薄膜SOIバイポーラ
    • 10.3 ダブルゲートMOSFET
  • 付録A1 CMOSプロセスフロー
  • 付録A2 最近のn−p−nバイポーラトランジスタ製造プロセスの概要
  • 付録A3 アインシュタインの関係式
    • A3.1 ドリフト
    • A3.2 拡散
  • 付録A4 擬フェルミ・ポテンシャルの空間分布
    • A4.1 少数キャリア擬フェルミ・ポテンシャルの空間分布
    • A4.2 空間電荷領域内での擬フェルミ・ポテンシャルの変化
  • 付録A5 生成−再結合過程と空間電荷領域電流
    • A5.1 トラップにおける捕獲と放出
    • A5.2 定常状態におけるトラップの占有
    • A5.3 正味の再結合率
    • A5.4 有効な生成−再結合中心
    • A5.5 少数キャリアの寿命
    • A5.6 空乏領域における生成率
    • A5.7 空間電荷領域内の正味の再結合率
    • A5.8 空間電荷領域に起因する生成−再結合電流
  • 付録A6 p−nダイオードの拡散容量
    • A6.1 小信号電子・正孔成分
    • A6.2 小信号ベース端子電流
    • A6.3 低周波(ωτpE〈1およびωτB〈1)拡散容量
    • A6.4 高周波における拡散容量(ωτpE〉1)
  • 付録A7 鏡像力による障壁低下
  • 付録A8 なだれ降伏の開始条件
  • 付録A9 サブスレッショルド状態での短チャネル効果の解析解
    • A9.1 単純化した境界条件による問題の定義
    • A9.2 解の導出
    • A9.3 短チャネルFETのしきい値電圧
    • A9.4 短チャネルサブスレッショルドスロープと基板感度
    • A9.5 極端なレトログレードドーピング(グラウンドプレーン)MOSFET
  • 付録A10 一般化したMOSFETのスケール長モデル
    • A10.1 2領域スケール長方程式
    • A10.2 3領域スケール長方程式
    • A10.3 区分的固有関数の直交性
  • 付録A11 バリスティックMOSFETのドレイン電流モデル
    • A11.1 バリスティックMOSFETにおけるソース−ドレイン電流
    • A11.2 単一サブバンド近似
  • 付録A12 弱反転状態での量子力学的な解析解
    • A12.1 2次元状態密度
    • A12.2 量子力学的反転電荷密度
    • A12.3 低電界量子力学解の3次元連続解への収束
  • 付録A13 2端子対網の電力利得
  • 付録A14 MOSFETトランジスタの単位利得周波数
    • A14.1 単位電流利得周波数fT
    • A14.2 単位電力利得周波数fmax
  • 付録A15 エミッタ抵抗とベース抵抗の決定
    • A15.1 エミッタ直列抵抗がVBEに依存せず,一定である場合
    • A15.2 エミッタ直列抵抗がVBEの関数の場合
    • A15.3 ベース抵抗の直接測定
    • A15.4 ベース抵抗のVBE依存性
  • 付録A16 真性ベース抵抗
    • A16.1 電流集中効果が無視できる場合
    • A16.2 他のエミッタ構造
    • A16.3 エミッタ電流集中効果の推定
  • 付録A17 Si−SiGe n−pダイオードのエネルギーバンド図
  • 付録A18 バイポーラトランジスタのfTとfmax
    • A18.1 遮断(単位電流利得)周波数fT
    • A18.2 単位電力利得(最大発振)周波数fmax

電子工学・半導体 ランキング

電子工学・半導体のランキングをご紹介します一覧を見る

前へ戻る

次に進む