RISC-VとChiselで学ぶ　はじめてのCPU自作　――オープンソース命令セットによるカスタムCPU実装への第一歩

（概要）

本書では、UCバークレーで開発されたオープンソースの命令セット（ISA）「RISC-V」を用いて、CPUの作り方を解説します。コンピュータアーキテクチャ、ハードウェアに関する知識があまりない方にも理解できるように基礎からわかりやすく学んでいきます。CPUとコンピュータアーキテクチャのしくみを解説したうえで、基本整数命令の実装から、CPUの高速化で活躍するパイプラインの実装、スーパーコンピューターでも活躍するベクトル拡張命令(SIMD)、さらに、汎用CPUでは負荷の高い処理をより高速に実行するためにCPUへ追加可能なカスタム命令の実装までを行います。CPU設計に用いる基本言語としては、Velilogを抽象化したHDL（ハードウェア記述言語）であるChiselを利用しています。CPUの自作範囲に関して、手順が煩雑なFPGAでの動作確認は行わず、ソフトウェア上でエミュレーションをゴールとしているので、ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。巻末には、昨今RISC-Vが注目されている理由を整理するため、RISC-Vのもたらす価値についてまとめています。


（こんな方におすすめ）

・ソフトウェアエンジニアで、CPUや命令セットなどのローレイヤーを学びたい人

・カスタムCPU、DSA（Domain Specific Architecture）に興味がある人


（目次）

第I部 CPU自作のための基礎知識

第1章 CPUとは何か

1-1 電子回路が論理を表現できる理由

1-2 基本論理回路がCPUを実現できる理由

1-3 CPUの製造プロセス

第2章 コンピュータ・アーキテクチャ

2-1 メモリ

2-2 コンピュータの基本的な処理の流れ

第3章 ハードウェア記述言語Chiselの基本

3-1 Chiselとは

3-2 オブジェクト指向とは

3-3 Scalaの基本文法

3-4 Chiselの基本文法

第II部「簡単なCPUの実装」

第4章 環境構築

4-1 chisel-templateのダウンロード

4-2 Dockerによる実行環境の構築

4-3 命令bit列および定数ファイル

4-4 第II部で実装する命令とChiselコード全体

第5章 命令フェッチの実装

5-1 Chiselコードの概要

5-2 Chiselの実装

第6章 ChiselTestによる命令フェッチテスト

6-1 ChiselTestのインストール

6-2 テストの流れ

6-3 Chiselテストコードの作成

6-4 メモリ用hexファイルの作成

6-5 printfを活用したデバッグ信号の出力

6-6 テストの実行

6-7 Dockerコンテナのcommit

第7章 命令デコーダの実装

7-1 Chiselの実装

7-2 テストの実行

第8章 LW命令の実装

8-1 RISC-VのLW命令定義

8-2 Chiselの実装

8-3 テストの実行

第9章 SW命令の実装

9-1 RISC-VのSW命令定義

9-2 Chiselの実装

9-3 テストの実行

第10章 加減算命令の実装

10-1 RISC-Vの加減算命令定義

10-2 Chiselの実装

第11章 論理演算の実装

11-1 RISC-Vの論理演算命令定義

11-2 Chiselの実装

第12章 デコーダの強化

12-1 ALU用デコード

12-2 MEM用デコード

12-3 WB用デコード

第13章 シフト演算の実装

13-1 RISC-Vのシフト演算命令定義

13-2 Chiselの実装

第14章 比較演算の実装

14-1 RISC-Vの比較演算命令定義

14-2 Chiselの実装

第15章 分岐命令の実装

15-1 RISC-Vの分岐命令定義

15-2 Chiselの実装

第16章 ジャンプ命令の実装

16-1 RISC-Vのジャンプ命令定義

16-2 Chiselの実装

第17章 即値ロード命令の実装

17-1 RISC-Vの即値ロード命令定義

17-2 Chiselの実装

第18章 CSR命令の実装

18-1 RISC-VのCSR命令定