投稿元:
レビューを見る
デジタル回路についての詳細な説明がある。
VHDLがAdaに近く、Verilog-HDLがC言語に近いとの記述がある。
Verilog-HDLは、Begin, ENDがある点ではPascalにも近いかもしれません。
Verilog-HDLしは少しプログラミングしたことがあるのでVHDLの理解は容易でした。
Verilog-HDLのの方がVDHLよりあいまいなところがあり、VHDLの方が厳密だと感じました。
Verilog-HDLはC言語と同じようなプリプロセッサを利用しているのでしょうか。
とすれば、VHDLはAdaを利用しているのでしょうか。
9.1.2に、VHDLにはモデルが組み合わせかシーケンシャルか、順序論理が、同期か非同期かを指定するための予約語がないことを記述しています。
余分なFF(フリップフロップ)やラッチを生成してしまうことがあるらしい。
FF(フリップフロップ)はクロックで、ラッチはクロック以外の信号で制御されるものとの説明があります。
STARCのRTL設計スタイルガイドに沿ったプログラミングを組めば、
VHDLでもVerilog-HDLでも
回路の知識が十分でない技術者でも、より確実な回路が作成できるかもしれないと感じていますが、
日本の本ではないためか、そのあたりの説明は見当たりませんでした。
9.3には、FPGAの例が書かれています。
XiinxのFPGAがSRAM技術を基にしていること。
ActelのFPGAはアンチヒューズ技術が基になっているとのことが書かれています。
FPGAにはFF(フリップフロップ)が入ったLUT(look up table)からなっている。
ASICを設計する時は、FPGA設計からさらに考えないといけないことがあることを勉強中です。